Шпаргалка по "Схемотехнике управляющих систем"

21. Схемы контроля четности.

На передаваемые по линии связи или хранимые в  памяти данные воздействуют различные  помехи, которые могут исказить эти  данные. Простейшим способом удостовериться, что данные искажены ошибкой, служит введение контроля по четности (parity check). В его основе лежит операция сложения по модулю 2 всех двоичных разрядов контролируемого слова. Если число единиц в слове четное, то сумма по модулю 2 его разрядов будет “0”, если нечетное то “1”. Признаком четности называют инверсию этой суммы. Реализация этого метода осуществляется с помощью специальных схем контроля четности, которые выпускаются в микросхемном исполнении. КР=d₇+d₆+…+d₁+d₀. Проверка может осущ-ся путем контроля четности или нечетности. Контроль нечетности позволяет фиксировать полное пропадание информации, т.к. слово из одних нулей (включая контрольный бит) противоречит нечетному паритету. Контроль по четности обнаруживает все нечетные ошибки и не реагирует на любые четные.

Схема контроля четности выполняет 2 операции: 1)F=MÅV, где М – сумма по модулю 2 разрядов контрольного числа. V – контрольный разряд.

d7Åd6Åd5Åd4Åd4Åd3Åd2Åd1Åd0(M)  ||  V  ||  F

сумма четности                                   0     ||  0   ||  0

-||-                                                          0    ||  1   ||   1

Сумма нечетности                               1    ||   0  ||  1

-||-                                                          1    ||  1    || 0

 

22. Триггеры.

Это устройство с 2 устойчивыми сост-ми равновесия, сост-щие из устр-ва управления (УУ) и ячейки памяти (ЯП). УУ преобразует вход.информ.сигалы в сигналы воздействующие на ЯП триггера.

RS-триггер

X1…Хп – информ.сигналы, С – сигнал синхр-ции, V-подготовит. сигнал. При С=1, V=1 триггер воспринимает информ.сигналы.

S’ и R’ воздействуют на ЯП, к-ая имеет парафазный выход. Сигналы с выхода ЯП могут поступать на УУ.

S’=S’(X1,…,Xn,V,C,Q); R’=R’(X1,…,Xn,C,V,Q).

Асинхронные сигналы (Sa и Ra). Sa – устан-ет триггер в «1». Ra – сброс триггера в «0». Классификация: 1)по з-ну функционирования – опред-ся таблицей состояния Триггер может находится в 5 состояниях: Q={0,1,Qn,Qn,X}, где n – число вход.переменных. 5^2n – различных типов триггеров. Но большинство из них тривиально. Рассм-ся JK, RS, D, T триггеры. 2)по способу задания инфо делятся на асинхр-е и снхр-е. Асинхр/е – это такие Триггеры, к-ые переключ-ся под действием переходных информ сигналов. Отсуствуют сигналы синхр-ции, подготовительные сигналы. Синхр/е – делятся на 1) управляемые по уровню 2) динамические и 2х ступенчатые триггеры. 1)при наличии импульса синхр-ции происходит переключ-е триггера в момент достижения импульса синхр-ции порогового напряжения. Сост-е триггера мен-ся столько раз, сколько меняется за время импулься синхр-ции информ сигнал. 2) За время импульса синхр-ции переключаются только 1 раз по фронту или срезу импульса.

        УГО:

Параметры: 1)времяразрешения t разр=S (t з) – минимальный отрезок времени м/у 2 вход.сигналами. За это время Т успевает перекл-ся. Tз – время задержки распр-ся сигнала в 1 логич.схеме   2)максим-ная частота работы Т. f max=1/tраз; f раз=f max/1.5.

 

 

 

 

 

 

23. Асинхронный RS-триггер

Используется для раздельной установки  триггера в «1» (S) или «0» (R). Одновременная подача обоих сигналов невозможна и приводит к неопред.состоянию.

 

R	S	Qn	Qn+1	режим
0	0	0	0	Хран
0	0	1	1	Хран
0	1	0	1	Уст-ка 1
0	1	1	1	«1»
1	0	0	0	«0»
1	0	1	0	«0»
1	1	0	X	Неопред
1	1	1	X	состояние

Характеристич уравнение: Qn+1=S+ R Qn

В базисе И-НЕ:

 

24. Синхронный RS-триггер

Синхронный RS-триггер

 

С	R	S	Qn	Qn+1
0	0	0	0	0
0	0	0	1	1
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	0
1	1	0	1	0
1	1	1	0	X
1	1	1	1	X

 

Характеристич уравнение: Qn+1=СQ+CS+ R Qn