Шпаргалка по "Схемотехнике управляющих систем"

48

Теорема о структурной  полноте.

Система элементарных автоматов, обладающих полнотой переходов, полнотой выходов и функционально полная сис. лог. элементов, наз. структурной полнотой.

К такой сис. автоматов относится  ав. Мура,  обладающие полнотой выходов и переходов.

Автомат Мура обладает полнотой переходов , если для любой пары состояния  аi и aj найдется такой входной сигнал Z_L, кот. вызовет переход автомата из состояния аi в сост. aj.

	w1 w2 w3 b1  b2  b3
z1 z2 z3	b2   b3  b2 b3   b2  b3 b1   b1  b1

 

Автомат Мура будет обладать полнотой выходов, если каждое сост. автомата отмечено только своим выходным сигналом.

Все триггеры являются автоматами Мура, обладают полнотой перехода и выхода.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

49

Канонический метод  структурного синтеза автомата

Требуется спроектировать автомат  Мили по  совмещенной таблице  переходов и выходов.

Табл. 1.

	a1	a2	a3
z1	a2/w1	-	a2/w2
z2	a3/w4	a1/w3	-
z3	a2/w2	a2/w1	a3/w3

Дан элементарный автомат памяти , реализуемый на Т-триггере.

Этапы:

1 Кодировка состояний входных и выход. сиг. автомата, определить число вх. и вых. полюсов элемента автомата.

А={a1,a2,a3}  M=3

Z={z1,z2,z3}   F=3

W={w1,w2,w3,w4,w5}  G=5

R>=]log₂M[=2

L>=]log₂F[=2

N>=]log₂G[=3

Следовательно, структур. схема  автомата будет иметь след.вид

 

	Т1Т2
а1 а2 а3	0  0 0  1 1  0

 

	x1x2
Z1 Z2 Z3	0   0 0   1 1   0

 

 

	y1y2y3
w1 w2 w3 w4 w5	0  0  0 0  0  1 0  1  0 0  1  1 1  0  0

 

 

2 Построение таблицы переходов элемента памяти

Табл. 2.

D_r=1 при 0/1 и 1/0

3 Построение переходов и табл. выхода автомата с учетом кодировки.

Табл. 3.

х1х2\Т1Т2	00	01	11
00	01	-	01
01	11	00	-
10	01	01	11

 

\Т1Т2	00	01	11
00	000	-	001
01	011	010	-
10	001	000	100

 

4 Получение функции выхода в  СДНФ.

Т1Т2х1х2	у1у2у3
0  0  0  0 0  0  0  1 0  0  1  0 0  1  0  0 0  1  0  1 0  1  1  0 1  1  0  0 1  1  0  1 1  1  1  0	000 011 001 --- 010 000 001 --- 100

 

После получения у1,у2,у3 в СДНФ требуется  выполнить минимизацию с учетом неопределенных состояний.

5 Получение ф-ии возбуждения для блока памяти на основе табл. переходов (Табл. 3) и табл. перехода автомата Мили (Табл. 2).

! Здесь  вроде ошибка. Точно не знаю.

 

х1х2\Т1Т2	00   01   11
00 01 10	01    -    11 11   01    - 01   00   00

 По этой табл. можно получить  СДНФ.

Но сама табл., как и табл. 4, явл-ся свернутой формой табл. истинности. Поэтому из самой табл. можно получить функцию возбуждения.

СДНФ:

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

50

Шинные формирователи. Назначение. Элементы с тремя выходными состояниями. Структурная схема шинных формирователей. УГО.

Шинные  формирователи предназначены для  ввода и вывода инф. м/у отдельными устройствами.

Основу  шинного формирователя составляет элементы, нах-ся в 3-х состояниях (аналоговые ключи).

х - инф. вход, подается двоичная инф.

у – управляющий  сигнал.

Q=x при у=1

у=0 схема  находится в 3-м состоянии (высокоомное, выход не подключен к источнику  питания).

 

 

у=1 DD1- активен, обеспечивает передачу инф. из а в b.

DD2 – в 3-м состоянии

у=0 DD1 – в 3-м состоянии

DD2 – активен, передает инф. из с в а.

 

УГО:

 

 

 

 

 

 

 

 

 

 

 

Структура шинного формирователя:

 

 

51

ЗУ цифровой техники. Классификация. Основные характеристики ЗУ.

М/сх памяти предназначены для хранения , записи и считывания инф. , представленной в  двоичном коде.

ЗУ – один из основных функциональных блоков электронных цифровых вычислительных машин; в нем хранятся числа, над  которыми должны быть произведены определенные действия, и числа – коды команд, определяющие характер этих действий.

Классификация:

1 По назначению

-ОЗУ – устройства с относительно  кратковременным хранением часто  сменяющейся инф.

         -ПЗУ

         - регистровые  м/сх памяти – для хранения  инф. , объем кот. достаточно мал

2 По используемой технической  базе

         - на биполярных  транзисторах – высокое быстродействие

         - на МОП  транзисторах – среднее быстродействие, но потребляет очень малую  мощность и обладает малыми  габаритами.

3 По способу хранения

         - статические  – выполнены на элементах типа  триггеров и могут хранить  инф. длительное время, пока включено напряжения питания.

         - динамические  – на эл. типа конденсаторы, хранит  инф. в течении короткого времени,  нуждается в восстановлении инф., но для работы каждого элемента  памяти тратиться 1 транзистор  –> малая мощность и малые габариты, но сложны в управлении.

 

Параметры:

1 Информационная емкость – определяется  числом единиц информации в  битах или байтах, кот. м/сх  может хранить одновременно.

2 Быстродействие – определяется  временем цикла считывания или  записи инф. м/сх.

3 Энергопотребление – определяется  как произведение тока , потребляемая  м/сх, на напряжение питания .

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

52М/сх статического ОЗУ Структурная схема. УГО. Таблица режимов работы ОЗУ.

В состав м/сх памяти входит матрица  накопитель, кот представляет собой массив простейших элементов памяти (триггеров). Обращение к элементам памяти осущ-ся по адресу. Поэтому м/у адресом и элементом памяти имеется соответствие.

m- разрядное адресное слово

М/сх памяти может быть: 
1. одноразрядной – доступ осуществляется к 1 биту инф.(к 1 разряду) 

I=2^m – инф. емкость одноразрядного м/сх

2. многоразрядной

I=2^mn – инф емкость многоразрядной м/сх

n – разрядность слова данных

Выводы м/сх памяти делятся:

А – адресные, с помощью кот. устанавливается адрес, к какому слову данных (ячейки м/сх) обращается.

D – инф. входы

      DI – ввод инф. в ячейку памяти (без записи)

      DO – вывод, с кот. считывается инф.

      DIO - ?

Управляющие выводы – определяют режим работы м/сх памяти (считывание, хранение, запись)

     W/R – сигнал записи/чтения

      CS – вход  для выбора м/сх. Если 1 – выбрана, разрешено считывание или запись инф.

      ОЕ – разрешающий  сигнал для считывания инф.

Вывод для подачи напряжения питания

                 

 

УГО  с многоразр. структурой КР587РУ8

I=2¹¹*8=16кбит=2кбайт

 

 

УГО К561РУ2

 

 

 

 

 

 

Таблица режимов работы стат. ОЗУ

CS	W/R	A0…Am-1	DI	D0	режим работы
1 0 0 0	х 0 0 1	х А А А	х 0 1 х	х Z Z D	хранение запись «0» запись «1» считывание

 

Структурная схема ОЗУ: