Специализированный компьютер

 

Таблица 1.10. 

Способ адресации	Команда Jmpметка
прямая	КОП mod Прямой адрес Условный переход по адресу, хранящемуся в памяти
относительная	КОП mod RБаза Смещение Условный переход по адресу, хранящемуся в памяти (через регистр базы и смещение)
непосредственная	КОП mod метка Условный переход по адресу, задаваемому явно

 

Определим разрядность поля кода операции базовой команды (КОП):

int(log2(8 команд + 2 ввод/вывод + 1 тест)) = 4.

Разрядность поля mod равна 3, т.к. возможно 5 видов адресации.

Кроме команд реализации вычислений по ГСА ln(x) в систему команд включают команды ввода-вывода и команды, используемые при тестировании памяти.

Полная таблица кодирования команд представлена в таблице 1.11.

 

Таблица 1.11. 

№	КОП	Код	Тип	mod	Примечание
1	2	3	4	5	6
I0	NOP	0000	-	000	Нет операции
I1	Move	0001	RS	000	Пересылка ОЗУ из RG (прямая)

 

 

Продолжение табл. 1.11.

1	2	3	4	5	6
I2	Move	0001	RS	001	Пересылка ОЗУ из RG (относ.)
I3	Move	0010	RS	000	Пересылка RG из ОЗУ (прямая)
I4	Move	0010	RS	001	Пересылка RG из ОЗУ (относ.)
I5	Move	0010	RI	010	Константу в RG (непосредств.)
I6	Move	0011	RR	100	Пересылка RG1 в RG2 (регистровая)
I7	Div	0011	RS	000	Деление, Дм в RG, Дт в ОЗУ (прямая)
I8	Div	0011	RS	001	Деление, Дм в RG, Дт в ОЗУ (относ.)
I9	Div	0011	RI	010	Деление, Дм в RG, Дт - константа (непосредств.)
I10	Div	0011	RS	011	Деление, Дм в RG, Дт в ОЗУ автоинкр. через RG
I11	Div	0011	RR	100	Деление, Дм в RG, Дт в RG
I12	Mul	0100	RS	000	Умножение, RG и ОЗУ (прямая)
I13	Mul	0100	RS	001	Умножение, RG и ОЗУ (относ.)
I14	Mul	0100	RI	010	Умножение, RG и константа (непосредств.)
I15	Mul	0100	RS	011	Умножение, RG и ОЗУ автоинкр. через RG
I16	Mul	0100	RR	100	Умножение, RG и RG
I17	Sum	0101	RS	000	Сложение, RG и ОЗУ (прямая)
I18	Sum	0101	RS	001	Сложение, RG и ОЗУ (относ.)
I19	Sum	0101	RI	010	Сложение, RG и константа (непосредств.)
I20	Sum	0101	RS	011	Сложение, RG и ОЗУ автоинкр. через RG
I21	Sum	0101	RR	100	Сложение, RG и RG
I22	Sub	0110	RS	000	Вычитание, RG и ОЗУ (прямая)
I23	Sub	0110	RS	001	Вычитание, RG и ОЗУ (относ.)
I24	Sub	0110	RI	010	Вычитание, RG и константа (непосредств.)
I25	Sub	0110	RS	011	Вычитание, RG и ОЗУ автоинкр. через RG
I26	Sub	0110	RR	100	Вычитание, RG и RG
I27	Jz	0111	RS	000	Условный переход по метке в ОЗУ (прямая)
I28	Jz	0111	RS	001	Условный переход по метке в ОЗУ (относ.)
I29	Jz	0111	RI	010	Условный переход по метке (непосредств.)
I30	Jmp	1010	RS	000	Переход по метке в ОЗУ (прямая)
I31	Jmp	1010	RS	001	Переход по метке в ОЗУ (относ.)
I32	Jmp	1010	RI	010	Переход по метке (непосредств.)

 

 

Окончание табл. 1.11.

1	2	3	4	5	6
I33	Inc	1011		000	Инкремент RG
I34-I35	In	1100 1100	RS RS	000 001	Команда ввода
I35-I36	Out	1101 1101	RS RS	000 001	Команда вывода

 

 

1.4. Проектирование  ЗУ микрокомпьютера

 

Исходя из задания к курсовому проекту, локальная память разрабатываемой микроЭВМ должна быть, построена на основе БИС ЗУ К565РУ7.

В соответствии со справочными данными выбранный модуль памяти содержит: одноразрядную входную DI и выходную DO шины, линии адреса, образующие 9-разрядную локальную ША, входы стробирования адресов строки и столбца, линию управления записью чтением . Модуль реализует функции записи, хранения, чтения и регенерации информации в соответствии с табл. 1.12.

В структурную схему ИМС памяти входят выполненные на одном кристалле: матрица накопителя с 262 144 элементами памяти, расположенными на пересечениях 512 строк и столбцов, 512 усилителей считывания и регенерации, дешифраторы строк и столбцов, устройство управления и два регистра адреса.

 

Таблица 1.12.

			A	DI	DO	Режим работы
1	1	X	X	X	z	Хранение
1	0	X	X	X	z	Хранение
1	0	X	X	X	z	Регенерация
0	0	0	A	0	z	Запись 0
0	0	0	A	1	z	Запись 1
0	0	1	A	X	D	Считывание

 

 

Минимальная емкость памяти, используемая компьютером с 24-разрядной шиной команд\данных, определяется общей емкостью 24 ИМС заданного модуля ОЗУ. В нашем случае эта величина составляет ровно 256 Кбит × 24 = 6144 Кбит или 768 Кбайт. Соответствующая организация такой подсистемы получила название банка памяти и показана на рис. 1.5.

 

Рис. 1.5. Банк памяти

 

Общее количество банков, составляющих подсистему ОЗУ (в соответствии с заданной емкостью памяти 960 Кбайт), рассчитывается путем деления заданной емкости ЗУ на емкость 1 банка: 960/768 = 1,25≈ 2 банка.

При формировании блока ОЗУ в проектируемой структуре необходимо использовать мультиплексор адреса, системная функция которого состоит в преобразовании 18 младших разрядов адресной шины в 9-разрядные адреса строки и столбца. Запись составляющих адреса во внутренние регистры ИМС осуществляется в соответствии с табл. 1.12.

Для стробирования соответствующего банка памяти по входу RAS в схему ОЗУ включен мультиплексор MUXRAS. К первой группе входов указанного модуля подключены инверсные выходы дешифратора выборки банка DC RAS, а ко второй группе входов – выходная шина генератора импульсов, предназначенного для регенерации памяти.

Стробирование ЗУ по входу CAS осуществляется с использованием MUXСAS. При этом первая группа входов принимает унитарный код с инверсных выходов дешифратора DCCAS, что позволяет выбрать требуемый банк памяти, а вторая принимает нулевой уровень с шины «земля», необходимый для реализации функции регенерации. Для включения дешифраторов в активный режим используются входы w, позволяющие при нулевом уровне входного сигнала переводить выходы дешифратора в единичное состояние.

В целом для управления процессами обращения к памяти и регенерации предполагается использовать шину управления регистра микрокоманды.

 

 

Для хранения служебных программ, таких, например, как «Загрузчик», «Тест ОЗУ» и т.д., а также для хранения таблиц перекодирования данных или констант системного назначения в структуру ОЗУ включается блок ПЗУ (512 слов). Активация ПЗУ выполняется с помощью сигнала Sw ШУ, подаваемого на вход при переводе ОЗУ в режим регенерации. Реализация подсистемы памяти (рис. 1.6.) в виде модуля с соответствующими шинами управления, а также механизм включения ПЗУ в адресное пространство ОЗУ, показаны на рис. 1.7.

 

Рис. 1.7. Структурная схема блока ОЗУ

 

Управляющая информация из табл. 1.13. может быть использована для микропрограммирования задач, связанных с обработкой данных, хранимых в блоке ОЗУ. Указанные разряды включаются в состав регистра микрокоманды RGMk в разряды 4…0. Сигнал управления ПЗУ Sw определяется как RGMk.

Полученная в данном параграфе структура компьютерной памяти позволяет уточнить форматы команд, ориентированных на обращение к ОЗУ (рис. 1.8.).

Таблица 1.13.

	A\R	sA	WRAS	WCAS	Комментарий
X	1	X	X	X	Регенерация
1	0	0	0	0	Переход к адресации
1	0	0	1	0	Запись адреса строки
1	0	1	1	1	Запись адреса столбца
0	0	1	1	1	Чтение ОЗУ

 

 

       23        6              3 2          0

–

КОП

mod

Слово 1

 

       23      22        19 18                                                      0

–

Ri

Прямой адрес

Слово 2

 

 

       23        6              3 2          0

–

КОП

mod

Слово 1

 

       23      22        19 18                                                      0

–

Ri

База

Смещение

Слово 2

 

 

Рис. 1.8. Уточнённый формат некоторых команд

 

По причине того, что для адресации необходимо 19 бит, минимальная длина команды в 30 бит превысила длину машинного слова 24 бит. Вследствие этого будем использовать двухсловную команду.

 

1.5. Разработка обобщенной структуры микроЭВМ  
на основе системы команд

 

Обобщённая структурная схема может быть представлена как совокупность функциональных блоков, соединенных между собой в соответствии с требованиями интерфейсов.

В структуре проектируемого спецкомпьютера можно выделить следующие основные блоки:

• блок обработки данных (БОД)

• устройство управления (УУ)

• запоминающее устройство (ЗУ)

• устройства ввода-вывода (УВВ)

Обобщенная структура данного компьютера представлена на рис. 1.11.

УУ является ядром проектируемого микрокомпьютера. Оно предназначено для формирования микрокоманд посылаемых в БОД, принятия соответствующего решения при анализе признаков поступающих от БОД (организация ветвления), прерывания выполнения текущей программы при возникновении прерывания от УВВ и выполнения микропрограммы обработки информации от УВВ, предназначено для управления ОЗУ и контроллером ПДП.

БОД предназначен для обработки данных, выдачи результата и признаков, сохранения данных в системе РОН. Непосредственная обработка данных выполняется в АЛУ, устройстве, входящем в состав процессора. Обработка в АЛУ осуществляется над всеми битами одновременно.

 

Рис. 1.11. Обобщенная структура специализированного микрокомпьютера

 

В состав ЦП также входит устройство управления выполнением программ. Устройство управления необходимо для реализации следующих функций:

• дешифрация команды, выбираемой из памяти.

• выбор соответствующего цикла шагов.

• управление выполнением каждого шага.

• организация выполнения шагов в требуемой последовательности.

• принятие решений в соответствии с возникновением различных сигналов.

Шинные связи между компонентами блок-схемы спецкомпьютера в основном определяются фазами выборки и исполнения команд.

Принципиально фаза выборки начинается с выдачи соответствующего адреса из СчАК на шину адреса системы. При этом текущее значение счетчика определяется естественным способом формирования адресов (используется линия INR) или алгоритмом отработки команд перехода. Последний, очевидно, и предполагает наличие двунаправленной связи между блоком управления, ШД и входом счетчика команд. На втором шаге контроллер ОЗУ, входящий в данной структуре в блок ОЗУ, принимает адресное слово, делит его на адреса строки и столбца и передает на адресный вход памяти. Блок управления включает память в режим чтения и принимает по ШД команду (или только ее первый байт) в свой внутренний регистр команд RG K. На этом фаза выборки завершается.