Расчет электронного логического автомата

Автор работы: Пользователь скрыл имя, 31 Октября 2013 в 17:45, курсовая работа

Описание работы

Логический автомат – это устройство, автоматически выполняющее некоторые функции, для задания которых используется аппарат алгебры логики. Процесс проектирования логических автоматов выполняется в несколько этапов и носит итерационный характер. На этапе системного проектирование по заданным требованиям составляется алгоритм функционирования устройства и разрабатывается состав блоков, структура их соединений и общий алгоритм функционирования каждого блока. С учетом учебной направленности курсового проектирования будет рассматриваться только аппаратный способ реализации алгоритмов, а структурная схема будет использоваться в готовом виде (рис. 1).

Содержание работы

ВВЕДЕНИЕ …………………………………………...……………………...……………………. 3
ИСХОДНЫЕ ДАННЫЕ ДЛЯ РАСЧЕТА ……………...……………………………………...…. 4
1 Синтез автомата на элементах малой степени интеграции …………………………....…...… 5
2 Синтез автомата на мультиплексорах ...…………...…………………………………...…..… 10
2.1 Разработка схемы индикации на мультиплексорах …….……...…..…...………….... 10
2.2 Выбор адресных переменных для мультиплексоров …………………...…...………. 11
2.3 Выбор информационных переменных для мультиплексоров ……...………………. 15
2.4 Расчет токоограничительного резистора ………………………………………....….. 19
2.5 Моделирование схемы индикации в программном комплексе Multisim 10.1………21
3 Синтез автомата на программируемых логических устройствах ………………...….......…. 22
3.1 Управляющий генератор на мультиплексоре (замкнутая система) …….……….…. 22
3.2 Управляющий генератор при программном режиме (разомкнутая система) .…...... 23
3.3 Автомат состояния на ПЛМ …………………………………...…………….………... 24
4 Электрический расчет блока питания ……………………………………………..………..... 28
4.1 Расчет источника питания на микросхеме КР142ЕН5А……………………….……..28
4.2 Расчет потребляемой нагрузки всех составных частей ЦЛУ…………………..…….28
4.3 Расчет параметров трансформатора……………………………………………...…….29
4.4 Выбор диодов………………………………………………………………………...….29
4.5 Параметры фильтра……………………………………………………………………..30
4.6 Проверка рассчитанного блока питания моделированием…………………...………31
5 Электрический расчет тактового генератора…………………………………………….…….32
5.1 Расчет тактового генератора на микросхеме КР1006ВИ1......................................…..32
5.2 Проверка рассчитанного тактового генератора моделированием…………...………33
6 Компоновка печатной платы КСУ…………………………………………….………………..35
Приложение А.…………………………………………………………………………………......37
Приложение Б…………………………………………………………………………………...…38
Список использованных источников ……

Файлы: 1 файл

Пояснительная записка (Сергуня).doc

— 6.39 Мб (Скачать файл)

Рис. 5. Сегментные индикаторы для СИ

Таблица 4. Таблица истинности мультиплексорной СИ

Входы

Отображаемое число

Выходы схемы

Независимые переменные

Функции сегментов

A

B

C

D

a1

b1

c1

d1

e1

f1

g1

a0

b0

c0

d0

e0

f0

g0

0

0

0

0

40

0

1

1

0

0

1

1

1

1

1

1

1

1

0

0

0

0

1

43

0

1

1

0

0

1

1

1

1

1

1

0

0

1

0

0

1

0

46

0

1

1

0

0

1

1

1

0

1

1

1

1

1

0

0

1

1

49

0

1

1

0

0

1

1

1

1

1

1

0

1

1

0

1

0

0

52

1

0

1

1

0

1

1

1

1

0

1

1

0

1

0

1

0

1

55

1

0

1

1

0

1

1

1

0

1

1

0

1

1

0

1

1

0

58

1

0

1

1

0

1

1

1

1

1

1

1

1

1

0

1

1

1

61

1

0

1

1

1

1

1

0

1

1

0

0

0

0

1

0

0

0

64

1

0

1

1

1

1

1

0

1

1

0

0

1

1

1

0

0

1

67

1

0

1

1

1

1

1

1

1

1

0

0

0

0

1

0

1

0

70

1

1

1

0

0

0

0

1

1

1

1

1

1

0

1

0

1

1

73

1

1

1

0

0

0

0

1

1

1

1

0

0

1

1

1

0

0

76

1

1

1

0

0

0

0

1

0

1

1

1

1

1

1

1

0

1

79

1

1

1

0

0

0

0

1

1

1

1

0

1

1

1

1

1

0

82

1

1

1

1

1

1

1

1

1

0

1

1

0

1

1

1

1

1

85

1

1

1

1

1

1

1

1

0

1

1

0

1

1


Из табл. 4 видно, что один выход остается постоянным, то есть . Следовательно, минимизацию функций данного сегмента проводить не нужно, достаточно подать на этот сегмент напряжение питания через токоограничительный резистор. Оставшиеся выходы реализуем на мультиплексорах.

2.2 Выбор адресных переменных для мультиплексоров

Для выбора адресных переменных, удовлетворяющих  минимальным аппаратным затратам, выполним минимизацию функций сегментов  a1, b1, d1, e1, f1, g1, a0, b0, c0, d0, e0, f0, g0 по 0 и 1. Переменные, сумма вхождений которых в минимизированные уравнения будет наибольшей, выбираются в качестве адресных.

На рис. 6—17 представлены минимизации функций сегментов a1, b1, d1, e1, f1, g1, a0, b0, c0, d0, e0, f0, g0 по 0 и 1.

 

Рис. 6. Минимизация функции сегмента a1

 

Рис. 7. Минимизация функции сегмента b1

 

Рис. 8. Минимизация функции сегмента d1

Рис. 9. Минимизация функции сегмента e1

Рис. 10. Минимизация функции сегмента f1=g1

Рис. 11. Минимизация функции сегмента a0

Рис. 12. Минимизация функции сегмента b0

Рис. 13. Минимизация функции сегмента с0

Рис. 14. Минимизация функции сегмента d0

Рис. 15. Минимизация функции сегмента e0

Рис. 16. Минимизация функции сегмента f0

Рис. 17. Минимизация функции сегмента g0

 

Исходя из рис. 6—17 для наглядности и удобства сравнения показателей составим сводную таблицу для определения адресных переменных (табл. 5).

 

Таблица 5. Сводная таблица для определения адресных переменных

Сегмент

Адресные переменные

Выбранные адресные переменные

A

B

C

D

a1

2

2

0

0

А, В, С

b1

4

5

2

0

А, В, С

d1

4

6

4

0

А, В, С

e1

4

6

6

2

А, В, С

f1=g1

3

4

4

0

А, В, С

a0

5

5

4

4

А, В, С

b0

8

7

8

9

А, С, D

c0

4

3

4

3

А, В, С

d0

5

4

4

2

А, В, С

e0

2

2

2

4

А, С, D

f0

8

8

7

9

А, В, D

g0

8

8

8

8

А, В, С

ИТОГО:

57

60

53

41


 

Из табл. 5 легко определить адресные переменные исходя из суммы вхождений  в уравнения для каждого сегмента.

 

2.3 Выбор информационных переменных для мультиплексоров

На рис. 18—29 представлены минимизации функций сегментов a1, b1, d1, e1, f1, g1, a0, b0, c0, d0, e0, f0, g0 при выбранных адресных входах и реализация каждого сегмента на мультиплексоре К555КП7. Согласно минимизирующим картам [1] выбрана карта с адресными переменными А, В, С. Наложением этой карты на карту, полученную для функции а1 в подразделе 2.2 определяют соответствие маркировки столбцов и строк наличию 0 или 1 в клетках.

Рис. 18. Миниминимизация функции сегмента a1 и реализация на К555КП7

Рис. 19. Миниминимизация функции сегмента b1 и реализация на К555КП7

Рис. 20. Миниминимизация функции сегмента d1 и реализация на К555КП7

Рис. 21. Миниминимизация функции сегмента e1 и реализация на К555КП7

Рис. 22. Миниминимизация функции сегмента f1=g1 и реализация на К555КП7

Рис. 23. Миниминимизация функции сегмента a0 и реализация на К555КП7

Рис. 24. Миниминимизация функции сегмента b0 и реализация на К555КП7

Рис. 25. Миниминимизация функции сегмента с0 и реализация на К555КП7

Рис. 26. Миниминимизация функции сегмента d0 и реализация на К555КП7

Рис. 27. Миниминимизация функции сегмента e0 и реализация на К555КП7

Рис. 28. Миниминимизация функции сегмента f0 и реализация на К555КП7

Рис. 29. Миниминимизация функции сегмента g0 и реализация на К555КП7

 

Исходя из рис. 18—29 для наглядности и удобства сравнения показателей составим сводную таблицу для определения информационных переменных (табл. 6).

 

Таблица 6. Сводная таблица для определения информационных переменных

Информационные входы

Сегмент

a1

b1

d1

e1

f1=g1

a0

b0

c0

d0

e0

f0

g0

D0

0

1

0

0

1

1

1

1

1

1

1

0

D1

0

1

0

0

1

1

1

1

0

C

1

D2

1

0

1

0

1

1

B

D

1

1

C

1

D3

1

0

1

D

1

1

1

0

D4

1

0

1

1

1

D

1

0

B

D5

1

1

0

0

0

1

1

1

1

0

0

D

D6

1

1

0

0

0

1

1

1

1

1

1

D7

1

1

1

1

1

1

D

1

0

1

1


 

2.4 Расчет токоограничительного резистора

На рис. 30 показано подключение индикаторов с общим анодом к инверсному выходу мультиплексора К555КП7.

Рис. 30. Подключение индикаторов с общим анодом

Выбор мультиплексора К555КП7 обусловлен высоким быстродействием ИМС данной серии, низкой потребляемой мощностью и хорошей помехозащищенностью.

Индикаторы выберем типа АЛ304Г ( ) с подключением к мультиплексору по схеме с общим анодом (рис. 30), при этом обеспечивается свечение сегментов при логической единице на прямых выходах мультиплексоров. Катоды индикаторов подключаются к инверсным выходам мультиплексоров, а аноды подключаются к напряжению питания через токоограничительный резистор

 

.

 

Выберем резистор типа МЛТ из номинального ряда E24. Таким образом .

Мощность, выделяемая на резисторе

 

.

 

Выбираем резистор номинальной мощностью в 0,01 Вт.

Для сегментов c1 токоограничительный резистор

 

 

Возьмем его также из ряда E24, тогда . Мощность, выделяемая на данном резистор

 

 

Выбираем резистор номинальной  мощностью в 0,01 Вт.

 

2.5 Моделирование схемы индикации в программном комплексе Multisim 10.1

Схема индикации на мультиплексорах, собранная в программном комплексе  Multisim 10.1, изображена на рис. 31.

Рис. 31. Схема индикации на мультиплексорах в программном комплексе Multisim 10.1

 

3 Синтез автомата на программируемых логических устройствах

3.1 Управляющий генератор на мультиплексоре (замкнутая система)

При наличии сигналов с датчиков объекта схема управляющего генератора строится с использованием мультиплексора 16→1, т.к. объект по заданию имеет 16 датчиков. Схема данного УГ приведена на рис. 32.

Рис. 32. Схема УГ при наличии сигналов с датчиков объекта

В зависимости от комбинации сигналов ABCD вход мультиплексора соединяется с тем датчиком, двоичный адрес которого соответствует текущей комбинации. Затем сигнал с датчика уже в инверсном виде (тактовый импульс) снимается с выхода мультиплексора и поступает на вход АС.

 

3.2 Управляющий генератор при программном режиме (разомкнутая система)

При разомкнутой системе (сигналы с датчиков не поступают) управляющий генератор строится на базе двоичного счетчика с предустановкой, а ПЗУ используется для реализации комбинационной схемы, задающей относительное время такта. Схема данного УГ представлена на рис. 33.

Рис. 33. Схема УГ для разомкнутой системы

Прошивка ППЗУ осуществляется согласно табл. 7.

Таблица 7. Прошивка ППЗУ

A3 (A)

0

0

0

0

0

0

0

0

1

1

1

1

1

1

1

1

A2 (B)

0

0

0

0

1

1

1

1

0

0

0

0

1

1

1

1

A1 (C)

0

0

1

1

0

0

1

1

0

0

1

1

0

0

1

1

A0 (D)

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

Q3 (D8)

1

1

1

1

0

0

1

0

0

0

1

1

0

0

0

0

Q2 (D4)

1

1

0

0

1

1

0

0

0

1

1

0

0

0

0

1

Q1 (D2)

1

0

0

1

1

0

0

1

0

0

0

1

0

1

1

1

Q0 (D1)

0

0

0

0

1

1

1

0

1

0

1

1

0

0

1

0

Относительное

время такта

14

12

8

10

7

5

9

2

1

4

13

11

0

2

3

6

Информация о работе Расчет электронного логического автомата