Контрольная работа по "Цифровая схемотехника"

Автор работы: Пользователь скрыл имя, 02 Июля 2015 в 20:42, контрольная работа

Описание работы

1.Логические элементы. Общие сведения, преимущества и недостатки
2.Мультиплексоры и демультиплексоры. Общие сведения.
3. Вычитающие двоичные счётчики, особенность, принцип работы.
4. Регистры. Общие сведения. Регистра сдвига. Регистры памяти
5. JK-триггер. Принцип работы
6. Спроектируете счётчик с коэффициентом счета, равным 10.

Файлы: 1 файл

Контрольная работа по курсу Цифровая схемотехника.docx

— 249.19 Кб (Скачать файл)

Контрольная работа по курсу Цифровая схемотехника:

1.Логические элементы. Общие сведения, преимущества и недостатки

2.Мультиплексоры и демультиплексоры. Общие сведения.

3. Вычитающие двоичные счётчики, особенность, принцип работы.

4. Регистры. Общие сведения. Регистра сдвига. Регистры памяти

5. JK-триггер. Принцип работы

6. Спроектируете счётчик с коэффициентом счета, равным 10.

 

Логические элементы. Общие сведения, преимущества и недостатки

Логический элемент имеет несколько входов (от одного до двенадцати) и один выход. При этом связь между выходным сигналом и входными сигналами (таблица истинности) предельно проста. Каждой комбинации входных сигналов элемента соответствует уровень нуля или единицы на его выходе. Никакой внутренней памяти у логических элементов нет, поэтому они относятся к группе так называемых комбинационных микросхем. Но в отличие от более сложных комбинационных микросхем, рассматриваемых в следующей лекции, логические элементы имеют входы, которые не могут быть разделены на группы, различающиеся по выполняемым ими функциям.

Главные достоинства логических элементов, по сравнению с другими цифровыми микросхемами, — это их высокое быстродействие (малые времена задержек), а также малая потребляемая мощность (малый ток потребления). Поэтому в тех случаях, когда требуемую функцию можно реализовать исключительно на логических элементах, всегда имеет смысл проанализировать этот вариант. Недостаток же их состоит в том, что на их основе довольно трудно реализовать сколько-нибудь сложные функции. Поэтому чаще всего логические элементы используются только в качестве дополнения к более сложным.

Самый простой логический элемент — это инвертор выполняет простейшую логическую функцию — инвертирование, то есть изменение уровня входного сигнала на противоположный. Он имеет всего один вход и один выход.  
Рис. 6.1 Условные обозначения инверторов: зарубежные (слева) и отечественные (справа)

В одном корпусе микросхемы обычно бывает шесть инверторов. Отечественное обозначение микросхем инверторов — "ЛН".

Самые распространенные логические функции — это И (в отечественной системе обозначений — ЛИ), И-НЕ (обозначается ЛА), ИЛИ (обозначается ЛЛ) и ИЛИ-НЕ (обозначается ЛЛ). Присутствие слова НЕ в названии элемента обозначает только одно — встроенную инверсию сигнала. В международной системе обозначений используются следующие сокращения: AND — функция И, NAND — функция И-НЕ, OR — функция ИЛИ, NOR — функция ИЛИ-НЕ.

Название самих функций И и ИЛИ говорит о том, при каком условии на входах появляется сигнал на выходе. При этом важно помнить, что речь в данном случае идет о положительной логике, о положительных, единичных сигналах на входах и на выходе.

Таблица 3.4. Таблица истинности двухвходовых элементов И, И-НЕ, ИЛИ, ИЛИ-НЕ

Вход 1

Вход 2

Выход И

Выход И-НЕ

Выход ИЛИ

Выход ИЛИ-НЕ

0

0

0

1

0

1

0

1

0

1

1

0

1

0

0

1

1

0

1

1

1

0

1

0


Элемент ИЛИ формирует на выходе нуль тогда и только тогда, если на всех входах нуль. Элемент ИЛИ-НЕ дает на выходе нуль при наличии хотя бы на одном из входов единицы Пример обозначения: 4ИЛИ-НЕ — четырехвходовой элемент ИЛИ с инверсией на выходе.

 
Рис. 6.2.  Обозначения элементов И, И-НЕ, ИЛИ, ИЛИ-НЕ: зарубежные (слева) и отечественные (справа)

 

Мультиплексоры и демультиплексоры. Общие сведения.

Мультиплексор - комбинационное цифровое устройство, которое обеспечивает передачу на единственный выход F одного из нескольких входных сигналов Dj в соответствии с поступающим адресным кодом Ai. При наличии n адресных входов можно реализовать M=2nкомбинаций адресных сигналов, каждая из которых обеспечивает выбор одного из M входов. Чаще всего используются мультиплексоры «из 4 в 1» (n=2, M=4), «из 8 в 1» (n=3, M=8), «из 16 в 1» (n=4, M=16). Правило работы мультиплексора «из 4 в 1» можно задать таблицей истинности:

Входы

Выход

A1

A0

F

0

0

D0

0

1

D1

1

0

D2

1

1

D3


 

Логическое выражение для выходной функции, заданной таблицей, можно записать в виде

.

В соответствии с полученной формулой для реализации мультиплексора можно использовать логические элементы И, ИЛИ, НЕ. Синтезированная структурная схема мультиплексора показана на рис. 8.1,а, а его условное графическое обозначение – на рис. 8.1,б.

    

а)                                                     б)

Рис. 8.1.Структура и УГО мультиплексора «из 4 в 1».

Мультиплексирование при большом числе входов можно выполнить пирамидальным каскадированием мультиплексоров

 

 

Демультиплексор выполняет функцию, обратную мультиплексору, т.е. в соответствии с принятой адресацией Ai направляет информацию с единственного входа D на один из Mвыходов Fj. При этом на остальных выходах будут логические нули (единицы). Принцип работы демультиплексора «из 1 в 4» иллюстрируется таблицей истинности:

Входы

Выходы

A1

A0

F3

F2

F1

F0

0

0

0

0

0

D

0

1

0

0

D

0

1

0

0

D

0

0

1

1

D

0

0

0


 

Логические выражения для каждого из выходов можно представить в виде:

.

Структурная схема, реализующая демультиплексор «из 1 в 4» приведена на рис. 8.4,а, а его условное графическое обозначение – на рис. 8.4,б.

Как и в случае мультиплексора, схему демультиплексора можно реализовать с помощью дешифратора. Действительно, ФАЛ демультиплексора отличается от ФАЛ дешифратора только наличием входного сигнала D в конъюнкциях с адресными входами. Следовательно, объединив выходы дешифратора с входом D с помощью стробирующих элементов И, можно получить демультиплексор (рис. 48.5). Мультиплексоры и демультиплексоры часто называют еще цифровыми коммутаторами.

            

а)                                                               б)

Рис. 8.4. Структурная схема и УГО демультиплексора «из 1 в 4».

Рис. 8.5.Реализация демультирлексора на базе дешифратора.

Вычитающие двоичные счётчики, особенность, принцип работы.

Счётчики могут не только увеличивать своё значение на единицу при поступлении на счётный вход импульсов, но и уменьшать его. Такие счётчики получили название вычитающих счётчиков. Для реализации вычитающего счётчика достаточно чтобы T-триггер изменял своё состояние по переднему фронту входного сигнала.

Изменить рабочий фронт входного сигнала можно инвертированием этого сигнала. В схеме, приведенной на рисунке 10,1, для реализации вычитающего счётчика сигнал на входы последующих триггеров подаются с инверсных выходов предыдущих триггеров.

  
Рисунок 10.1 Схема четырёхразрядного двоичного вычитающего счётчика, построенного на универсальных D-триггерах

Временная диаграмма этого счётчика приведена на рисунке 10.2. По этой диаграмме видно, что при поступлении на вход счётчика первого же импульса на выходах появляется максимально возможное для четырёхразрядного счётчика число 1510. При поступлении следующих импульсов содержимое счётчика уменьшается на единицу.

  
Рисунок 10.2. Временная диаграмма четырёхразрядного вычитающего счётчика

Это вызвано тем, что при поступлении переднего фронта тактового импульса первый триггер переходит в единичное состояние. В результате на его выходе тоже формируется передний фронт. Он поступает на вход второго триггера, что приводит к записи единицы и в этот триггер. Точно такая же ситуация складывается со всеми триггерами счётчика, то есть все триггеры перейдут в единичное состояние. Для четырёхразрядного счётчика это и будет число 1510. Запишем новое состояние вычитающего счётчика в таблицу 2.

Следующий тактовый импульс приведёт к изменению состояния только первого триггера, так как при этом на его выходе сформируется задний фронт сигнала. Запишем и это состояние в таблицу 2. Обратите внимание, что при поступлении каждого последующего импульса содержимое счётчика, построенного по анализируемой схеме, уменьшается на единицу. Этот процесс продолжается до тех пор, пока состояние счётчика не станет вновь равно 0. При поступлении новых тактовых импульсов процесс повторяется снова.

Все возможные состояния логических сигналов на выходах вычитающего счётчика, при поступлении на счётный вход схемы тактовых импульсов приведены в таблице 2. Таблица 2 фактически повторяет временные диаграммы, приведённые на рисунке, однако она более наглядно представляет физику работы счётчика. Просто мы при работе с числами привыкли иметь дело с цифрами, а не с напряжениями, тем более в зависимости от времени.

Таблица 2. Изменение уровней на выходе вычитающего счётчика при поступлении на его вход импульсов.

номер входного импульса

Q3

Q2

Q1

Q0

0

0

0

0

0

1

1

1

1

1

2

1

1

1

0

3

1

1

0

1

4

1

1

0

0

5

1

0

1

1

6

1

0

1

0

7

1

0

0

1

8

1

0

0

0

9

0

1

1

1

10

0

1

1

0

11

0

1

0

1

12

0

1

0

0

13

0

0

1

1

14

0

0

1

0

15

0

0

0

1

Информация о работе Контрольная работа по "Цифровая схемотехника"