Разработка интегрального цифрового устройства

Министерство Информационных технологий и Связи РФ

Сибирский Государственный  Университет Телекоммуникации и  Информатики

 

 

 

 

 

 

 

 

 

Кафедра технической электроники.

 

 

 

 

Курсовой проект:

Разработка интегрального  цифрового устройства

 

 

 

 

 

 

 

 

 

 

  Выполнил: студент гр. В-37

   Полуянов О.С.

  Проверил:    пр. кф. Т.Э.

   Шилай Э.Н.

 

 

 

 

 

 

 

 

 

 

 

г. Новосибирск 2005г.

Содержание:

стр.

Введение ………………………………………………………………………….3

1. Разработка структурной схемы
1. Исходные данные …………………………………………………………4
2. Минимизация функций ...…………………………………………………4
3. Структурная схема………….. ……………………………………………4
4. Выбор типа логики и ИМС ………………………………………………5
5. Принципиальная схема на основе выбранных элементов ..……………6
6. Расчет параметров цифрового устройства………………………………7
2. Электрический расчет ЦИМС
1. Исходные данные…………………….……………………………………8
2. Анализ работы логического элемента……………………………………8
3. Расчет токов и напряжений ……………………………………………...10
1. При комбинации на входе:0000…………………………………...11
2. При комбинации на входе: 1111…………………………………..12
3. При комбинации на входе: 0010…………………………………..14
4. Расчет потребляемых мощностей………………………………………..15
5. Результаты расчета ЦИМС ……………………………………………...15
3. Разработка топологии  ИМС
1. Выбор активных элементов……………………………………………...17
2. Выбор материала для пленочных элементов…………………………...18
3. Выбор типа подложки……………….. ..………………………………...19
4. Составления топологического чертежа ………………………………...21

Заключение ………………………………………………………………………22

Список используемой литературы……………………………………………...23

 

 

 

 

 

 

 

 

 

 

 

 

 

Введение

Микроэлектроника – это область электроники, охватывающая проблемы исследования, конструирования, изготовления и применения микроэлектронных изделий.

Основной задачей современной  микроэлектроники является создание высоконадёжной малогабаритной радиоэлектронной аппаратуры на базе интегральных микросхем.

Применение интегральных микросхем позволяет уменьшить габариты и массу аппаратуры в десятки раз, а микропроцессоров – в сотни, тысячи раз. Это объясняется тем, что размеры элементов интегральных микросхем составляют единицы и десятки доли микрометра.

Малые габариты интегральных микросхем и малое потребление электроэнергии позволяют осуществить комплексную микроминиатюрную реализацию всех компонентов электронной аппаратуры. Также повышается надёжность аппаратуры.

Целью данной курсовой работы является разработка цифрового интегрального устройства, и закрепления основных положений курса Т.Э.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1. Разработка структурной схемы

Разработка цифрового устройства на простых логических элементах, которые  реализуют заданные функции. Принципиальную схему составить по минимальным функциям с использованием одного элемента для частичного выполнения нескольких функций одновременно.

1.1. Исходные данные:

Условия: I⁰_вых = 0÷40 мA

                 P_потр < 3 мВт

                 t_{зад.р.ср.} < 100 нс

1.2. Минимизация функций

В данном пункте преследуется цель максимального  упрощения исходных функций, и представление  их в элементарных базисах на элементах: И, И-НЕ, ИЛИ, ИЛИ-НЕ, ИСКЛЮЧАЮЩЕЕ ИЛИ.

Данная цель достигается преобразованием по законам алгебры логики.

Преобразуя по закону “исключающего  или”, правила Де Моргана и законов поглощения получаем:

  Y1:

Y2:

Y3:

В результате выполнения преобразований логических функций мы получили меньшее количество используемых логических элементов и переменных.

3. Структурная схема:

По результатам упрощений построим структурную схему. 
В структурной схеме все логические действия заменяются соответствующими логическими элементами.

В схеме применены следующие  логические элементы: 

Структурная схема:

 

 

4. .  Выбор типа логики и ИМС:

Руководствуясь условиями задания:

I⁰_вых = 0÷40 мA

P_потр < 3 мВт

T_{зад.р.ср.} < 100 нс

выберем такой тип логики, чтобы можно было выполнить данные условия.

ТТЛ и ТТЛШ логика имеет достаточно высокое быстродействие, но и большую  потребляемую мощность, поэтому этот тип логики нам не подходит.

Так как КМДП логика имеет малую  потребляемую мощность и достаточно высокое быстродействие, то остановим выбор на ней. В КМДП есть следующие серии: 1554, 1564, 561, 564, 1561. Серии 561, 564, 1561 не подходят по времени распространении сигнала, поэтому выберем серии 1554 и 1564. Данные серии полностью совместимы(одинаковые уровни нуля и единицы) и имеют одинаковое напряжение питания.  

Для реализации данной структурной  схемы мы подберем следующие микросхемы:

КР1564ЛА3     1564ЛП5               1564ЛИ1 1564ЛИ3

 

             КР1554ЛН1                                           КР1564ЛЕ9

 

 

 

 

 

 

элемент	КР1564ЛА3	1564ЛП5	1564ЛИ1	1564ЛИ3	КР1554ЛН1	КР1564ЛЕ9
Обозначение	DD5	DD1	DD2	DD3	DD4,DD7	DD6
Pпотр., мкВт	25	25	25	25	20	40
tзд.р.ср., нс	18	18	19,5	22	6,75	22
I0вых, мА	4	5,2	5,2	5,2	24	5,2

1.5 Принципиальная схема на основе выбранных элементов.

Принципиальная схема строится по готовой структурной схеме, при этом логические элементы объединяются в микросхемы на основе выбранных серий.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Т.к. максимальный ток на выходе DD7 24 мА, то параллельный выход даёт выходной ток до 48 мА, что удовлетворяет условию.

1.6 Расчет параметров  цифрового устройства:

Расчет потребляемой мощности:

Р_потр.=P_DD1+ P_DD2+ P_DD3+ P_DD4+ P_DD5+ P_DD6+ P_DD7=25+ 25 + 25 + 25 + 20 + 20 + +40 =180 мкВт.

Потребляемая мощность намного меньше заданной, но при использовании других серий мы можем не уложиться в заданные условия.

Расчет максимального времени  задержки сигнал:

-Максимальная задержка сигнала  будет при прохождении сигналом  пути с наибольшим количеством  логических элементов.

 t_{зад.р.max.}= t_зад.cр.(DD1.12)+t_зад.cр.(DD4.3)+t_зад.cр.(DD6.4)+t_зад.cр.(DD7.5) = 18+6,75+55+6,75 = 53,5 нс

Все условия выполнены, значит преобразования, подобранные нами серии и структурная схема подходят для реализации заданных функций.

 

 2. Электрический расчет ЦИМС

 

2.1. Исходные данные:

 

Принципиальная схема:

Наборы:  Х₁ Х₂ Х₃ Х₄

          0 0 0 0

          0 0 1 0

          1 1 1 1

 

 

2.2. Анализ работы логического  элемента:

 

Анализ принципиальной схемы логического элемента сводится к определению таблицы истинности  устройства. Составление таблицы истинности производится исходя из особенностей работы транзисторов при подаче соответствующих уровней на вход устройства, а также проведении анализа протекающих токов в схеме, при заданных входных сигналах.

А)x1=x2=x3=x4=0. Это означает, что на входах установлен уровень логического нуля U¹_вх=0,1 В, а это означает, что при подаче E_пит на базу VT1 и VT2 они работают в режиме насыщения и в точках А и В: U_A=U_B= U^o_вх + U_бэ = 0,1 + 0,7 = 0,8 В. В тоже время для протекания тока через VD1, VD2 необходимо, чтобы U_А = U_В = U_бэ(VT3)+ U_VD + U_кэ = 0.7+0.6+0,7 = 2 В.

Имеющегося  потенциала U_А = U_В = 0,8 В явно недостаточно для протекания токов через коллектор VT1 и коллектор VT2, поэтому VT1, VT2 будут находиться в режиме насыщения, но с разорванной коллекторной цепью. Токи баз VT1 и VT2 будут проходить через эмиттерные переходы во входные цепи источников сигналов, вследствие чего VD1, VD2 будут закрыты и VT3 также будет закрыт. Так как VT3 закрыт, то весь ток I_R4 будет течь в базу VT4 через VD3, при этом сам VT4 будет в режиме насыщения, а VD3 будет открыт, и, следовательно,  на выходе установиться уровень логического нуля.

Б) x1=x2=x3=x4=0. В этом случае потенциалы на всех входах U¹_вх ≥ 3 В. Если предположить, что эмиттерные переходы VT1, VT2 открыты, то потенциалы точек А и В должен быть равен U¹_вх+U_эб=3+0.7=3,7 В. Но этого напряжения более чем достаточно для обеспечения прямого тока через коллекторные переходы соответственно VT1, VT2; VD1, VD2 и эмиттерный переход VT3.

Более того, прямое включение этих переходов обеспечит в точках А и В потенциал 2 В (найдено выше), а эмиттерные переходы будут находиться в обратном включении, т. е. VT1 и VT2 будут находиться в инверсном режиме.

Так как VT3 в режиме насыщения, то VD3 закрыт и потенциал в точке D равен 0 В. Таким образом VT4 будет также закрыт.

На выходе схемы устанавливается  уровень логической единицы.

В)X1=X2=X4=0, X3=1. Подавая на вход X3 логическую единицу этот эмиттерный переход оказывается в обратном включении, но ток  всё равно будет течь во входную цепь источника сигнала через первый и второй эмиттерные переходы транзистора VT1, поэтому потенциал в точке А будет

0,1+0,7=0,8 В. Всё остальное будет  так же, как в выше описанном случае, когда на вход подаётся X1=X2=X3=X4=0.

Более подробное нахождение токов и напряжений приведено ниже в следующем пункте.

На основе проделанного анализа  составим таблицу состояний транзисторов, диодов и выходного сигнала при  разных входных сигналах.

Входные сигналы	VT1	VT2	VD1	VD2	VT3	VD3	VT4	Вых. сигнал
0000	Нас.с.к	Нас.с.к	Закрыт	Закрыт	Закрыт	Отк.	Насыщ	0
1111	Инвер.	Инвер.	Отк.	Отк.	Насыщ.	Закрыт	Закрыт	1
0010	Нас.с.к	Нас.с.к	Закрыт	Закрыт	Закрыт	Отк.	Насыщ	0

Обозначение режимов работы транзисторов и диодов:

• Нас.с.к - насыщения с разорванным коллектором
• Инвер. - режим инверсии
• Насыщ. - режим насыщения
• Отс. - режим отсечки
• Отк - диод открыт, через него протекает ток
• Закрыт - диод, транзистор закрыт

 

По результатам анализа составим таблицу истинности .

Таблица истинности:

Х1	Х2	Х3	Х4	Y
0	0	0	0	0
0	0	0	1	1
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	1
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1