Автор работы: Пользователь скрыл имя, 20 Сентября 2013 в 18:55, курсовая работа
Суммирование одноразрядных десятичных чисел происходит в два этапа. На первой ступени суммирования получается результат, который подвергается анализу на предмет введения коррекции, на второй ступени при необходимости вводится коррекция.
1. Исходные данные для проектирования 3
2. Разработка алгоритма выполнения арифметических операций сложения
и вычитания многоразрядных чисел в заданном двоично-десятичном коде 3
2.1. Разработка алгоритма для одноразрядных чисел,
получение величины коррекции и критерии ее ввода 3
2.2. Обобщение полученного алгоритма на многоразрядные числа
при выполнении операций сложения и вычитания 5
2.3. Примеры на случаи сложения 6
3. Разработка функциональной схемы одноразрядного десятичного сумматора комбинационного типа 8
3.1. Разработка оптимальной схемы одноразрядного двоичного сумматора 8
3.2. Разработка схемы коррекции 10
4. Разработка дополнительных схем для функционирования многоразрядного десятичного сумматора 16
4.1. Разработка преобразователя прямого кода в обратный код 16
4.2. Разработка схемы, фиксирующей переполнение разрядной сетки 19
4.3. Разработка схемы для определения знака суммы 20
5. Разработка схемы многоразрядного десятичного сумматора 20
6. Разработка устройства управления для многоразрядного десятичного сумматора 21
6.1. Разработка входных и выходных регистров хранения числовой информации 21
6.2. Разработка регистра признаков результата 22
6.3. Расчет временных параметров устройства управления 24
6.4. Разработка схемы для получения управляющих сигналов
и схемы пуска выполнения операции сложения 25
7. Общая структура многоразрядного десятичного сумматора комбинационного типа
с устройством управления 29
8. Вывод по работе 30
Признаком переполнения является положительный результат от сложения двух отрицательных чисел.
|
a — первое слагаемое; b — второе слагаемое; c — перенос из соседнего младшего разряда; S — сумма в данном разряде; P — перенос в соседний старший разряд. |
Рис.1 - Одноразрядный двоичный сумматор.
Таблица истинности, описывающая работу данного сумматора, представлена в таблице 3.
Таблица 3 - Таблица истинности для функций S и P суммы и переноса в одноразрядном двоичном сумматоре.
a |
b |
c |
S |
P |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
Составим МКНФ для функции P. Нарисовав диаграмму Вейча (Рис.2), получим:
Рис. 2 - Диаграммы Вейча для функции .
.
Составим МКНФ для функции S. Нарисовав диаграмму Вейча (Рис.3), получим:
Рис. 3 - Диаграммы Вейча для функции .
.
Для реализации данной схемы необходимо 12 ЛЭ И-НЕ, И.
На основании полученных уравнений для S и P разработана логическая схема одноразрядного двоичного сумматора (Рис.4).
Рис. 4 - Логическая схема одноразрядного двоичного сумматора.
Суммирование одноразрядных десятичных чисел происходит в два этапа. На первой ступени суммирования получается результат, который подвергается анализу на предмет введения коррекции, на второй ступени при необходимости вводится коррекция.
Если результат сложения двух одноразрядных десятичных чисел с учетом переноса из предыдущего разряда меньше десяти, то коррекция 0110 вводится только при получении одной из запрещенных комбинаций:
Если результат сложения двух одноразрядных десятичных чисел с учетом переноса из предыдущего разряда больше десяти, то коррекция 1010 вводится только при получении одной из запрещенных комбинаций (при этом перенос из предыдущего разряда Пi не учитывается):
Обозначим через Fк1 функцию введения коррекции 0110, а через Fк2 функцию введения коррекции.
Для определения функций коррекции Fк1 и Fк2 составим таблицу истинности (Таблица 4).
Таблица 4 – Таблица истинности для функций коррекции Fк1 и Fк2.
Пi |
γ’2” |
γ’4 |
γ’2 |
γ’1 |
Fк1 |
Fк2 |
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
Составим МKНФ для функции Fк1, используя диаграмму Вейча (Рис. 5):
Рис. 5 - Диаграммы Вейча для функции Fк1.
Составим МКНФ для функции Fк2, используя диаграмму Вейча (Рис.6):
Рис. 6 - Диаграммы Вейча для функции Fк2.
Схема функции запрещенной комбинации представлена на рис. 7
Рис. 7 Логическая схема функции запрещенной комбинации
В дальнейшем данную схему будем изображать следующим образом (рис. 8)
Рис. 8 Условное обозначение логической схемы функции запрещенной комбинации.
На первой ступени сложения используются 4 двоичных одноразрядных сумматора, соединенные последовательно.
На второй ступени — 3 сумматора. Вторая ступень суммирования проще по количеству сумматоров. Для 4-го разряда нам не требуется выход переноса.
Логическая схема представлена на рис. 9.
Рис. 9. Логическая схема функции сумматора без переноса.
У 2-го сумматора только два входа. Поэтому здесь мы используем двоичный полусумматор.
Таблица истинности для 2-го разряда представлена в табл. 5
Таблица 5
а |
b |
S |
P |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
В соответствии с таблицей истинности и исходя из базиса, функции суммы и переноса будут выглядеть следующими образом:
Логическая схема представлена на рис. 10.
Рис. 10. Логическая схема полусумматора.
В дальнейшем будут использоваться условные изображения представленные ниже. Для двоичного сумматора (рис. 11(а) ), для двоичного сумматора без переноса( рис 11(б) ), для двоичного полусумматора(рис. 11(в) ).
(а)
Рис. 11. Двоичный сумматор(а), двоичный сумматор без переноса(б), двоичный полусумматор(в).
Рис. 12. Логическая схема одноразрядного десятичного сумматора.
В дальнейшем данную схему будем изображать следующим образом (рис. 13).
Рис. 13. Условное обозначение логической схемы одноразрядного десятичного сумматора.
Пусть на вход преобразователя приходят одноразрядные десятичные числа, закодированные с помощью двоичных символов и имеющие условные обозначения a0 — знак числа, α’2 α4 α2 α1 — само число.
На выходе будет a0 — знак числа (он не изменяется), α’2 α4 α2 α1.
Зная правила записи числа в обратном коде, составим таблицу истинности преобразователя.
Таблица 6 - Таблица истинности преобразователя.
a0 |
α2' |
α4 |
α2 |
α1 |
α4 |
α2 |
||
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
X |
X |
X |
X |
0 |
0 |
1 |
1 |
0 |
X |
X |
X |
X |
0 |
0 |
1 |
1 |
1 |
X |
X |
X |
X |
0 |
1 |
0 |
0 |
0 |
X |
X |
X |
X |
0 |
1 |
0 |
0 |
1 |
X |
X |
X |
X |
0 |
1 |
0 |
1 |
0 |
X |
X |
X |
X |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
X |
X |
X |
X |
1 |
0 |
1 |
1 |
0 |
X |
X |
X |
X |
1 |
0 |
1 |
1 |
1 |
X |
X |
X |
X |
1 |
1 |
0 |
0 |
0 |
X |
X |
X |
X |
1 |
1 |
0 |
0 |
1 |
X |
X |
X |
X |
1 |
1 |
0 |
1 |
0 |
X |
X |
X |
X |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
Рассмотрим α2', α4, α2 и α1 как переключательные функции, зависящие от 5 аргументов. Эти функции не полностью определенные, так как на 5-10 и 21-26 наборах их значения не определены. В коде 2421 комбинации двоичных сигналов, которые записаны на данных наборах, не существуют.
Для построения схемы получим МКНФ всех переключательных функций с помощью диаграмм Вейча:
Рис. 14 - Диаграммы Вейча для функции a’2.
Рис. 15 - Диаграммы Вейча для функции a4.
Рис. 16 - Диаграммы Вейча для функции a2.
Рис. 17 - Диаграммы Вейча для функции a1.
Схема функция преобразования представлена на рисунке 18.
Рис. 18 - Логическая схема преобразователя.
Рис. 19 - Условное обозначение логической схемы преобразователя.
Правило наступления переполнения разрядной сети гласит: переполнение наступает:
Обозначим:
По правилам переполнения
составим таблицу истинности для
переключательной
функции φ.
Таблица 7 - Таблица истинности для функций φ.
а0 |
b0 |
c0 |
φ |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
Информация о работе Проектирование многоразрядного десятичного сумматора комбинационного типа